广东工业大学学报 ›› 2013, Vol. 30 ›› Issue (3): 37-44.doi: 10.3969/j.issn.1007-7162.2013.03.007
杜玉晓,张浩腾,陈汶育,黄学彬,蔡振典,卓杰
Du Yu-xiao, Zhang Hao-teng, Chen Wen-yu, Huang Xue-bin, Cai Zhen-dian, Zhuo Jie
摘要: 鉴于传统的多导联脑电图机双核控制采集系统中主控器ARM与SDRAM及FPGA的通讯流程繁琐重复,传输效率低,数据吞吐量小等缺陷,提出了一种基于FPGA的高速多通道实时同步采集系统方案,将缓存SDRAM交由FPGA控制并通过程序将其“内部FIFO化”,通过 SDRAM前后两对FIFO的乒乓操作实现SDRAM的异步时钟同时读写,保证FPGA与ARM接口处数据的不间断,并通过简洁严谨的并行接口协议实现FPGA和ARM的高效率通信,最终将FPGA和SDRAM从物理上等效成一块“可自动采集数据的SDRAM”.测试表明,该方案避免了数据转移过程中的重复拷贝以及数据转移复杂的操作缺陷,提高数据吞吐量以及转移速率,满足了256导联脑电图的各项设计指标,采样频率可达20 kHz,甚至更高.
No related articles found! |
|