



期刊简介 在线投稿 投稿须知 论文模版

- ◆ 快速审稿：3天初审，平均30天反馈审稿意见
- ◆ 网络首发：录用后上传中国知网网络首发平台
- ◆ 开放获取：豁免文章处理费用
- ◆ 优稿优酬：两位审稿人一致推荐及引用传播数据突出稿件
- ◆ 全媒体数字推广：“微信公众号+官网+学术数据库”立体传播矩阵

网络首发 过刊浏览 高级检索 下载排行

集成电路科学与技术虚拟专刊

• 特约综述 •

我国集成电路关键技术挑战与协同创新路径

熊晓明, 詹瑞典, 饶博, 郑欣, 刘远

引用: 熊晓明, 詹瑞典, 饶博, 郑欣, 刘远. 我国集成电路关键技术挑战与协同创新路径[J]. 广东工业大学学报, 2025, 42(6): 1-11. doi: 10.12052/gdutxb.250119

摘要: 在全球科技博弈加剧、关键技术受限的背景下, 集成电路产业已成为国家战略安全和科技自主的核心领域。本文系统梳理了我国集成电路产业链发展现状, 聚焦设计、制造、电子设计自动化(Electronic Design Automation, EDA)、封装等关键环节的技术瓶颈与“卡脖子”问题。在分析美国主导的技术封锁及全球产业重构趋势基础上, 指出我国面临的外部压力与内生短板并存的复杂局势。结合在人工智能(Artificial Intelligence, AI)硬件加速器、软硬件协同设计、器件建模与仿真、AI辅助EDA等方面的最新研究实践, 本文提出一种协同创新驱动的技术突围路径, 探索后摩尔时代的算力架构、系统封装和EDA协同设计方向。最后, 建议加强“工艺—器件—架构—工具—系统”一体化战略布局, 建立开放可控、自主完整的技术生态体系。本文为集成电路领域的技术创新与政策制定提供理论支持和实践参考。

全文阅读 PDF

高性能模数转换器技术研究进展

王振宇, 谢欢林, 田家炜, 简明朝, 陈豪, 杨嘉俊, 李明杰, 郭春炳

引用: 王振宇, 谢欢林, 田家炜, 简明朝, 陈豪, 杨嘉俊, 李明杰, 郭春炳. 高性能模数转换器技术研究进展[J]. 广东工业大学学报, 2025, 42(6): 27-33. doi: 10.12052/gdutxb.240145

摘要: 模拟/数字数据转换器(Analog-to-Digital Converter, ADC)是连接模拟世界与数字世界的桥梁, 随着设计技术和制造工艺的发展, 其各项性能指标有了长足的进步。本文首先介绍ADC的分类和性能特点, 随后从高速ADC和高精度ADC两个设计方向, 阐述不同结构ADC的基本原理和技术发展。在高速ADC方向, 本文聚焦于SAR ADC和Pipelined SAR ADC的性能优化技术, 如CDAC控制方法和比较器设计、非二进制冗余、环路展开以及级间冗余等。在高精度ADC方向, 本文分析了Delta-Sigma ADC的多种类型和优缺点, 并介绍了Zoom ADC、NS-SAR ADC的技术特点。本文还总结了一些新型的混合架构ADC, 介绍它们的组成和研究进展。

全文阅读 PDF

· EDA与芯片设计自动化 ·

基于RISC-V处理器的认证加密紧耦合芯片设计

方炜楷, 詹瑞典, 蔡述庭, 熊晓明

引用: 方炜楷, 詹瑞典, 蔡述庭, 熊晓明. 基于RISC-V处理器的认证加密紧耦合芯片设计[J]. 广东工业大学学报, 2025, 42(6): 1-11. doi: 10.12052/gdutxb.250044

摘要: 随着物联网技术的快速普及, 资源受限环境下高效的数据加密成为制约其进一步发展的关键问题。传统加密算法难以在低硬件资源消耗下同时兼顾数据机密性与完整性, 而认证加密技术通过以最小计算和内存开销提供强安全性保障, 成为适用于低面积设备的高效解决方案。因此, 本文将RISC-V架构的灵活性与认证加密算法的高效性相结合, 提出了一个集成认证算法的安全内核, 通过将RISC-V内核通用寄存器与专用计算模块紧耦合, 并扩展指令实现硬件加速, 提高物联网设备数据的高效防护能力。实验表明, 与传统协处理器方案相比, 本设计逻辑资源消耗降低了约60%, 同时节省了所有额外的寄存器资源; 与纯软件实现相比提供了约150倍的加速效果。所提出的核心模块可为其他具有相同底层算子算法提供等效加速, 具有显著灵活性。本文为现代物联网设备提供了一种高效可扩展的加密解决方案。

 全文阅读

 PDF

基于22 nm FDSOI RVT工艺的宽范围体偏置调节电路设计

蓝浩源, 蔡述庭, 熊晓明, 王治安, 张小辉, 王建萍, 郭金才, 李建忠, 李彬鸿

引用: 蓝浩源, 蔡述庭, 熊晓明, 王治安, 张小辉, 王建萍, 郭金才, 李建忠, 李彬鸿. 基于22 nm FDSOI RVT工艺的宽范围体偏置调节电路设计[J]. 广东工业大学学报, 2025, 42(6): 34-43. doi: 10.12052/gdutxb.240004

摘要: 泄漏功耗是集成电路应用中的关键问题, 体偏置调节技术是最常用的功耗调节技术之一。传统的体偏置调节电路具有偏置电压范围小、多电源电压等问题, 不仅增加了整个系统的成本, 还限制了体偏置调节技术的优化效果。基于22 nm FDSOI(Fully Depleted Silicon On Insulator)RVT(Regular Voltage Threshold)工艺, 本文提出一种适用于22 nm FDSOI RVT数字集成电路的宽范围体偏置调节电路, 该电路具有可编程的(0 V, ± 2 V)宽电压输出范围, 可实现50 mV的偏置电压分辨率, 而且不需要额外的电源输入。基于22 nm FDSOI工艺实现了测试电路, 仿真结果表明, 本文提出的体偏置调节电路可将测试电路的待机泄漏降低34%~92%, 并具有较宽的性能跟踪范围。

 全文阅读

 PDF

基于图族建模与图神经网络的热点检测算法

梁玢曦, 蔡述庭, 张慧

引用: 梁玢曦, 蔡述庭, 张慧. 基于图族建模与图神经网络的热点检测算法[J]. 广东工业大学学报, 2025, 42(6): 18-26. doi: 10.12052/gdutxb.250111

摘要: 随着集成电路工艺推进至先进节点, 版图结构复杂度大幅上升, 制造良率维持难度显著增加, 对光刻热点检测提出更高要求。针对现有检测方法在版图建模表达力、增强样本区分性与模型检测能力方面的问题, 本文提出一种基于图族建模与图神经网络的热点检测算法, 实现结构表达力与模型判别性能的协同提升。首先, 面向光刻版图片段提出一种多尺度图族建模方法, 通过局部子图与全局大图联合构建图族结构, 能有效提升版图结构与语义属性的表达能力, 同时增强样本在数据增强处理下的可分性。其次, 在图族结构作为样本输入的基础上, 设计了分层图神经网络热点检测模型, 提升了多层次特征提取能力与对核心区域的结构聚焦能力。最后, 本文图族建模方法的t-SNE嵌入可视化实验结果表明, 在样本分布均匀性与结构区分性方面具有显著优势, 相比传统图像建模, 其平均最近邻距离(Mean Nearest Neighbor Distance, MNND)提升了206个百分点、Shannon分布熵提升了16个百分点。本文图神经网络模型使用ICCAD'19 TNSB竞赛数据集进行测试, 在保持结构层次化的同时实现了优异的检测效果, 召回率达到99.91%, 误报率仅为1.12%, 为光刻版图片段的数据增强表达能力、复杂热点感知能力的提升与光刻热点检测问题的解决提供创新算法。

 全文阅读

 PDF

基于主动学习和视觉状态空间模型的热点检测器

王盈, 蔡述庭, 熊晓明

引用: 王盈, 蔡述庭, 熊晓明. 基于主动学习和视觉状态空间模型的热点检测器[J]. 广东工业大学学报, 2025, 42(6): 34-43. doi: 10.12052/gdutxb.240114

摘要: 物理验证是芯片生产制造中的关键问题, 可保证芯片良率。在实际制造前检测芯片版图中的潜在热点是物理验证的重要步骤, 确保制造可行性, 提高生产效率。传统的热点检测技术具有检测周期长、消耗大量计算资源等问题, 不仅增加了整个生产周期的时间成本, 而且检测到的热点模式有限。基于主动学习技术和视觉状态空间模型, 本文提出一种新的热点检测模型, 使用记忆性评估查询的采样策略, 缓解热点数据和非热点数据不平衡问题对模型的影响; 同时对基于卷积神经网络(Convolutional Neural Network, CNN)结构的分辨率受限以及基于视觉转换器(Vision Transformers, ViT)网络架构的二次复杂度进行优化, 实现热点检测器的线性复杂度。使用ICCAD-2012竞赛数据进行测试, 表明本文提出的热点检测器能够显著减少误报率, 当召回率高达98.89%时, 误报率仅为1.47%。

[全文阅读](#)

[PDF](#)

面向双逻辑域的忆阻逻辑综合研究

姚廉, 武继刚, 刘鹏

引用: 姚廉, 武继刚, 刘鹏. 面向双逻辑域的忆阻逻辑综合研究[J]. 广东工业大学学报, 2025, 42(6): 12-17. doi: 10.12052/gdutxb.250162

摘要: 忆阻器不仅能够用于数据存储, 还可以构建多种逻辑电路实现存内计算, 有望成为打破“存储墙”瓶颈的核心基础器件。然而在大规模复杂电路设计场景中, 现有的单逻辑域忆阻逻辑综合方案缺乏灵活性, 综合后生成的电路各项性能难以满足设计需求。本文提出一种面向忆阻器蕴含逻辑和忆阻器非-蕴含逻辑的双逻辑域综合优化方法, 通过分析2种逻辑在对电路网表进行映射和调度时的规律特性, 在技术独立优化阶段(Technology Independent Optimization)引入最小子结构重写、MUX析取/合取双态优选及多扇出集群节点协同优化策略, 实现高性能图拓扑变换与调度。与ABC tool相比, 本文所提出方法在映射后的节点数量上降低17.32%。与最新研究里的AND-OR方法相比, 在调度时的面积开销方面降低61.5%。

[全文阅读](#)

[PDF](#)

3D NAND闪存P/E次数的快速测评与寿命预测

罗铮, 韩国军

引用: 罗铮, 韩国军. 3D NAND闪存P/E次数的快速测评与寿命预测[J]. 广东工业大学学报, 2024, 41(6): 20-25. doi: 10.12052/gdutxb.240023

摘要: 基于3D三层单元NAND闪存的固态硬盘由于存储密度高、每比特成本低, 正逐渐成为大规模存储系统中占主导地位的存储介质。随着技术的发展, 3D NAND闪存芯片的存储密度越来越高, 可靠性也越来越差。可靠性的降低和厂商制定寿命标称值过于保守导致闪存芯片在未达到实际寿命前被过早地淘汰, 造成不必要的浪费。通过机器学习预测模型对闪存芯片进行寿命预测可以优化存储策略, 有效延长寿命并减少损失。然而因生产工艺差异, 导致闪存芯片之间的错误特性有一定的不同, 会影响对闪存芯片寿命预测的准确度。本文经过实验发现数据保留错误的误比特率可用来表征擦/写次数, 并提出通过将相邻字线写入特定内容的方法激励字线间干扰, 可有效减少耗时并提高寿命预测准确率, 经验证可缩短耗时约90.9%, 预测准确率可提高33.3个百分点。

[全文阅读](#)

[PDF](#)

基于单调排序与并行选择的连续删除堆栈译码器的硬件实现

曾文坦, 叶龙建, 翟雄飞, 韩国军

引用: 曾文坦, 叶龙建, 翟雄飞, 韩国军. 基于单调排序与并行选择的连续删除堆栈译码器的硬件实现[J]. 广东工业大学学报, 2024, 41(6): 1-19. doi: 10.12052/gdutxb.220180

摘要: 极化码得益于其较低的复杂度和灵活的构造, 成为了当今最为流行的信道编码方式。然而, 与其他信道编码

的译码算法相比, 极化码中的连续删除 (Successive Cancellation, SC) 译码算法的性能较差。为了解决这一问题, 连续删除列表(Successive Cancellation List, SCL)、连续删除堆栈(Successive Cancellation Stack, SCS) 等基于连续删除译码的改进算法问世, 并显著地改善了其纠错性能。其中, 连续删除堆栈译码算法是以更高的复杂度为代价的, 特别是在路径选择过程中。本文提出了一种新型的路径选择硬件架构, 该架构通过对路径信息分组存储, 用分组单调排序与并行比较相结合的策略进行最优路径选择, 降低了硬件资源消耗的同时提高了路径选择的硬件效率。最后在现场可编程门阵列(Field Programmable Gate Array, FPGA) 上实现了该架构, 硬件实现结果验证了本文提出的架构与现有的SCS译码器拥有相近的纠错性能的同时, 整体资源开销在查找表(Look Up Table, LUT)、寄存器(Register)和块随机存储器(Block Random Access Memory, BRAM)上分别减少了24.06%, 56.42%和39.29%, 吞吐率提高了24.38%。

[阅读全文](#)[PDF](#)

• 射频、模拟与混合信号集成电路 •

一种基于GaAs pHEMT工艺的高效率E类功率放大器设计

刘柯, 曾琳淇, 叶志聪, 张志浩, 章国豪

引用: 刘柯, 曾琳淇, 叶志聪, 张志浩, 章国豪. 一种基于GaAs pHEMT工艺的高效率E类功率放大器设计[J]. 广东工业大学学报, 2025, 42(6): 12-17. doi: 10.12052/gdutxb.250094

摘要: 针对5G Sub-6 GHz通信系统对S波段(2~4 GHz)射频功率放大器(Power Amplifier, PA)在高效率、高线性度及宽带性能方面的迫切需求, 本文提出了一种基于砷化镓匹配高电子迁移率晶体管(Gallium Arsenide Pseudomorphic High Electron Mobility Transistor, GaAs pHEMT)工艺的创新设计。传统硅基CMOS工艺在高频场景中受限于击穿电压与寄生效应, 而氮化镓(GaN)工艺因成本与集成度问题难以广泛应用。因此, 研究聚焦于GaAs pHEMT工艺的潜力, 旨在通过优化谐波抑制与阻抗匹配网络, 突破S波段PA在效率、带宽及谐波抑制方面的技术瓶颈, 同时探索其在射频前端模组中的集成应用。研究采用混合 π 型谐波匹配网络与电抗补偿技术, 通过单级拓扑结构集成阻抗变换、谐波抑制及寄生参数动态补偿功能, 解决了传统多级LC网络带宽受限($< 10\%$)与面积冗余的难题。设计结合片外分立LC补偿模块, 优化高频寄生效应, 并采用两级级联架构(驱动级与功率级)提升增益与功率输出。通过精确调谐栅极(0.38 V/0.45 V)与漏极(6 V)偏置电压, 结合版图对称布局与电磁仿真优化, 显著降低非线性失真与直流功耗。实验结果表明, 所设计的E类功率放大器在2.45~2.85 GHz频段内实现15%的相对带宽, 二次谐波抑制比优于20 dB(5.3 GHz处), 负载阻抗优化至50 Ω 。实测功率附加效率(Power Added Efficiency, PAE)在中心频率2.65 GHz时达到56.4%, 输出功率为26.2 dBm, 增益为26 dB, 综合性能优于同类研究。

[阅读全文](#)[PDF](#)

基于增益增强型全差分环形放大器的16位流水线逐次逼近型模数转换器

郑基炜, 郭春炳

引用: 郑基炜, 郭春炳. 基于增益增强型全差分环形放大器的16位流水线逐次逼近型模数转换器[J]. 广东工业大学学报, 2025, 42(6): 18-26. doi: 10.12052/gdutxb.240029

摘要: 在高精度流水线逐次逼近型模数转换器(pipelined-SAR ADC)中, 需要使用高开环增益的运算放大器来提高闭环级间残差放大器的增益精度。本文提出的环形放大器使用增益增强型输出级提高开环增益和稳定性, 可以实现超过90 dB的开环增益, 在不采用任何校准技术的情况下可以显著减小级间残差增益误差, 满足16位ADC的精度要求。该ADC基于65 nm CMOS工艺设计, 芯片面积为0.256 mm²。在25 MS/s的采样速率以及接近奈奎斯特频率输入信号的条件下, 所设计的ADC仿真测得的信噪失真比(Signal-to-noise Distortion Ratio, SNDR)和无杂散动态范围(Spurious Free Dynamic Range, SFDR)分别为77.8 dB和96.8 dB, 功耗为2.8 mW, 品质因数FoMw和FoMs分别为18.0 fJ/ con.-step和174.3 dB。

[阅读全文](#)[PDF](#)

一种基于开关电容功率放大器的圆极化有源集成天线设计

官伟恒, 潘振明, 陈思宇, 李咏诗, 杜志侠, 郭春炳

引用: 官伟恒, 潘振明, 陈思宇, 李咏诗, 杜志侠, 郭春炳. 一种基于开关电容功率放大器的圆极化有源集成天线设计[J]. 广东工业大学学报, 2025, 42(6): 27-33. doi: 10.12052/gdutxb.240113

摘要: 针对现代无线通信系统日趋高性能的需求, 设计了一种基于开关电容功率放大器(Switched Capacitor Power Amplifier, SCPA)的圆极化有源集成发射天线。在有源集成发射天线中, 天线不仅为开关电容功率放大器提供最佳负载阻抗, 同时还对键合线引入的寄生电感进行补偿, 进而减小了电路损耗, 实现了紧凑的一体化设计。得益于天线提供的最佳负载阻抗, 开关电容功率放大器芯片去除了输出匹配网络。芯片采用极性和正交复用的设计, 在保持系统紧凑性的同时支持了更复杂的调制方式。平面缝隙天线在环形槽结构中引入一段细长枝节, 使得环形槽结构的基膜分解为两个正交的简并谐振模, 在同一频段中同时实现了右旋圆极化和左旋圆极化。实验结果表明, 所设计的开关电容功率放大器频率为1.92 GHz, 最大输出功率为10.25 dBm, 有源集成天线在工作频率上的等效各向同性辐射功率(Equivalent Isotropic Radiated Power, EIRP)达到12.5 dBm。

全文阅读

PDF

一种24~27 GHz共源共栅高增益低噪声放大器设计

陈鸿棋, 罗德鑫, 蓝亮, 张志浩, 章国豪

引用: 陈鸿棋, 罗德鑫, 蓝亮, 张志浩, 章国豪. 一种24~27 GHz共源共栅高增益低噪声放大器设计[J]. 广东工业大学学报, 2024, 41(6): 20-25. doi: 10.12052/gdutxb.240115

摘要: 基于40 nm CMOS工艺, 设计了一款高增益的低噪声放大器芯片。该芯片的拓扑架构采用了变压器输入匹配技术和正反馈同相放大技术, 以提高输入匹配程度和增益。通过在传统共源共栅结构的输入级引入有源偏置网络及变压器匹配网络, 实现的芯片在仿真环境下不仅能够常温条件下稳定工作, 还展现出-40 °C~125 °C范围内的优越性能。因此, 该设计可用于不同温度环境下毫米波频段的收发机接收端口, 并且有着一定的温度稳定特性。该低噪声放大器芯片的版图尺寸为0.383 mm×0.694 mm。版图后仿真结果显示, 在24~27 GHz的工作频段内, 该低噪声放大器常温下实现了低于4.96 dB的噪声系数、18.11 dB的最大增益、小于-16.08 dB的输入回波损耗和小于-11.54 dB的输出回波损耗。此外, 该低噪声放大器设计还具有输入 P_{1dB} 为-20.36 dBm、直流功耗 P_{diss} 为12.8 mW等优异指标。

全文阅读

PDF

• 新型半导体器件 •

不同晶面应变纤锌矿GaN/AlN量子阱的价带结构理论研究

刘亚群, 李希越, 章国豪

引用: 刘亚群, 李希越, 章国豪. 不同晶面应变纤锌矿GaN/AlN量子阱的价带结构理论研究[J]. 广东工业大学学报, 2024, 41(6): 1-19. doi: 10.12052/gdutxb.220158

摘要: 为深刻理解应变异质结量子阱结构的物理性质, 帮助改进基于宽禁带氮化物半导体器件的设计, 本文基于六带应力相关的k-p哈密顿量与自洽薛定谔-泊松方程建立了在场约束效应下极性(0001)、半极性(10 $\bar{1}2$)及非极性(10 $\bar{1}0$)晶面的纤锌矿GaN/AlN量子阱价带子带模型, 并给出了不同晶面GaN/AlN量子阱在双轴和单轴应力作用下的子带能量色散关系。根据应力对量子阱价带结构的影响, 对应力与空穴有效质量之间的微观物理关系进行了综合研究。结果表明, 价带结构对晶体取向的改变有很大的依赖性。双轴应力对有效质量的改善效果不大, 然而单轴压缩应力通过降低垂直沟道方向的能量使低有效质量区域获得更多的空穴, 从而有效降低空穴有效质量, 且在不同晶面的结构中都减少了约90%。

全文阅读

PDF

联系信息

地址: 广州市东风东路729号广东工业大学

E-mail: xbzrb@gdut.edu.cn | 网址: <https://xbzrb.gdut.edu.cn> | 邮编: 510090